അടിസ്ഥാന ഘടകങ്ങൾ ലോജിക് ഗേറ്റുകളാണ്.


A combinational logic circuit has no memory.

ഒരു കോമ്പിനേഷണൽ ലോജിക് സർക്യൂട്ടിന് മെമ്മറി ഉണ്ടാകില്ല.


The output depends on both inputs and states.

ഔട്ട്‌പുട്ട് ഇൻപുട്ടുകളെയും അവസ്ഥകളെയും ആശ്രയിച്ചിരിക്കുന്നു.


An asynchronous logic circuit has no central clock.

അസിൻക്രണസ് ലോജിക് സർക്യൂട്ടിന് ഒരു കേന്ദ്ര ക്ലോക്ക് ഉണ്ടാകില്ല.


The level of abstraction is a key concept in designing and implementing a complex system.

ഒരു സങ്കീർണ്ണമായ സിസ്റ്റം രൂപകൽപ്പന ചെയ്യുന്നതിനും നടപ്പിലാക്കുന്നതിനും അബ്‌സ്ട്രാക്ഷൻ്റെ തലം ഒരു പ്രധാന ആശയമാണ്.


Computer hardware is based on the advances of microelectronics.

കമ്പ്യൂട്ടർ ഹാർഡ്‌വെയർ, മൈക്രോ ഇലക്ട്രോണിക്സിൻ്റെ മുന്നേറ്റങ്ങളെ അടിസ്ഥാനമാക്കിയുള്ളതാണ്.


The circuits can be regarded as logic gates.

സർക്യൂട്ടുകളെ ലോജിക് ഗേറ്റുകളായി കണക്കാക്കാം.


The complete set of gates is composed of: AND, OR, NOT gates.

ഗേറ്റുകളുടെ പൂർണ്ണമായ കൂട്ടം: AND, OR, NOT ഗേറ്റുകൾ എന്നിവ ഉൾക്കൊള്ളുന്നു.


Logic gates are used to build larger "functional units".

വലിയ "പ്രവർത്തനപരമായ യൂണിറ്റുകൾ" നിർമ്മിക്കാൻ ലോജിക് ഗേറ്റുകൾ ഉപയോഗിക്കുന്നു.


A sequential logic circuit is the logic gate with memory.

ഒരു സീക്വൻഷ്യൽ ലോജിക് സർക്യൂട്ട് മെമ്മറിയുള്ള ലോജിക് ഗേറ്റാണ്.


സീക്വൻഷ്യൽ ലോജിക്കിന് ക്ലോക്കിംഗ് ആവശ്യമാണ്.


It is a rule of thumb for design engineers to use synchronous logic.

ഡിസൈൻ എഞ്ചിനീയർമാർക്ക് സമന്വയ ലോജിക് ഉപയോഗിക്കുന്നത് ഒരു പൊതു നിയമമാണ്.


An example of asynchronous design illustrates the point above.

അസിൻക്രണസ് ഡിസൈനിൻ്റെ ഒരു ഉദാഹരണം മുകളിലുള്ള കാര്യം വ്യക്തമാക്കുന്നു.


In order for a computer to execute a program, many functional units are necessary.

ഒരു പ്രോഗ്രാം എക്സിക്യൂട്ട് ചെയ്യുന്നതിന്, കമ്പ്യൂട്ടറിന് നിരവധി ഫങ്ഷണൽ യൂണിറ്റുകൾ ആവശ്യമാണ്.


Functional units are the building blocks of computers.

കമ്പ്യൂട്ടറുകളുടെ അടിസ്ഥാന ഘടകങ്ങളാണ് ഫങ്ഷണൽ യൂണിറ്റുകൾ.


Basic units to perform arithmetic functions are: adder, multiplier, shifter etc.

ഗണിതശാസ്ത്രപരമായ പ്രവർത്തനങ്ങൾ ചെയ്യുന്നതിനുള്ള അടിസ്ഥാന യൂണിറ്റുകൾ: ആഡർ, ഗുണിതം, ഷിഫ്റ്റർ തുടങ്ങിയവയാണ്.


Description of an architecture Charts and block diagrams can be used to illustrate a "structure" of a computer system.

ഒരു കമ്പ്യൂട്ടർ സിസ്റ്റത്തിൻ്റെ "ഘടന" ചിത്രീകരിക്കുന്നതിന് ആർക്കിടെക്ചറിൻ്റെ വിവരണവും, ചാർട്ടുകളും ബ്ലോക്ക് ഡയഗ്രമുകളും ഉപയോഗിക്കാം.


We shall discuss the PMS-ISP notation because it is well- known.

PMS-ISP നൊട്ടേഷൻ നന്നായി അറിയപ്പെടുന്ന ഒന്നായതുകൊണ്ട്, നമുക്ക് അത് ചർച്ച ചെയ്യാം.


Digital computer can be viewed as discrete state systems.

ഡിജിറ്റൽ കമ്പ്യൂട്ടറിനെ ഡിസ്ക്രീറ്റ് സ്റ്റേറ്റ് സിസ്റ്റങ്ങളായി കണക്കാക്കാം.


An operation is a transformation of bits from one specific memory to another.

ഒരു ഓപ്പറേഷൻ എന്നത് ഒരു പ്രത്യേക മെമ്മറിയിൽ നിന്ന് മറ്റൊന്നിലേക്ക് ബിറ്റുകളുടെ രൂപാന്തരീകരണമാണ്.


speedup by parallelization, Amdalh's law predicts that speedup will be limited by the sequential part of the program.

സമാന്തരവൽക്കരണം വഴി വേഗത വർദ്ധിപ്പിക്കുമ്പോൾ, പ്രോഗ്രാമിന്റെ സീക്വൻഷ്യൽ ഭാഗം കാരണം വേഗത പരിമിതപ്പെടുത്തുമെന്ന് ആംഡാൾ നിയമം പ്രവചി ക്കുന്നു.


ചില സംഖ്യാപരമായ ഉദാഹരണങ്ങൾ നോക്കാം.


Example: A computer has an enhancement with 10 times speedup.

ഉദാഹരണം: ഒരു കമ്പ്യൂട്ടറിന് 10 മടങ്ങ് വേഗത വർദ്ധിപ്പിക്കാനുള്ള കഴിവുണ്ട്.


That enhancement is used only 40% of the time.

ഈ മെച്ചപ്പെടുത്തൽ 40% സമയം മാത്രമേ ഉപയോഗിക്കുന്നുള്ളൂ.


മൊത്തത്തിലുള്ള വേഗത എത്രയാണ്?


Please note that Amdalh's law applies only with the problem of fixed size.

സ്ഥിര വലുപ്പമുള്ള പ്രശ്നങ്ങൾക്ക് മാത്രമേ ആംഡാൾ നിയമം ബാധകമാകൂ എന്ന് ശ്രദ്ധിക്കുക.


When problem size can be scaled up to use available resources, Amdalh's law doesn't applied.

ലഭ്യമായ വിഭവങ്ങൾ ഉപയോഗിക്കുന്നതിന് പ്രശ്നത്തിന്റെ വലുപ്പം വർദ്ധിപ്പിക്കാൻ കഴിയുമ്പോൾ, ആംഡാൾ നിയമം ബാധകമല്ല.


This is why the massively parallel machine is still possible.

അതുകൊണ്ടാണ് വലിയ തോതിലുള്ള സമാന്തര യന്ത്രം ഇപ്പോഴും സാധ്യമാകുന്നത്.


Example: Comparing CPU A and CPU B, A with "compare then branch" instruction sequence, B has special combined "compare&branch".

ഉദാഹരണം: CPU A, CPU B എന്നിവയെ താരതമ്യം ചെയ്യുമ്പോൾ, A-യിൽ "compare then branch" നിർദ്ദേശSequence ഉണ്ട്, B-യിൽ പ്രത്യേക സംയോജിത "compare&branch" ഉണ്ട്.


A-ക്ക് 25% വേഗതയുള്ള ക്ലോക്ക് ഉണ്ട്.


For CPU A, 20% of instruction is "branch" and hench another 20% is the accompanied "compare".

CPU A-യിൽ, 20% നിർദ്ദേശങ്ങൾ "branch" ആണ്, തുടർന്ന് 20% "compare" ആണ്.


"Branch" takes 2 clocks and all other instructions take 1 clock.

"Branch" 2 ക്ലോക്കുകളും, മറ്റ് എല്ലാ നിർദ്ദേശങ്ങളും 1 ക്ലോക്കും എടുക്കുന്നു.


"compare&branch" 2 ക്ലോക്കുകൾ എടുക്കുന്നു.


രണ്ട് CPU-കളും ഒരേ പ്രോഗ്രാം പ്രവർത്തിപ്പിക്കുന്നു.


ഏതാണ് വേഗതയേറിയത്?


CPU time A = num. of instruction A  CPI A  cycletime A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  cycletime A = 1.2  n.o.i  cycletime A

CPU സമയം A = നിർദ്ദേശങ്ങളുടെ എണ്ണം A  CPI A  സൈക്കിൾ സമയം A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  സൈക്കിൾ സമയം A = 1.2  n.o.i  സൈക്കിൾ സമയം A


Therefore A, with shorter cycle time, is faster than B, which executes fewer instructions.

അതുകൊണ്ട്, കുറഞ്ഞ സൈക്കിൾ സമയമുള്ള A, കുറഞ്ഞ നിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്ന B യെക്കാൾ വേഗതയുള്ളതാണ്.


Now if the designer reworks CPU B and reduces the clock cycle time so that now A cycle time is only 10% faster.

ഇപ്പോൾ, ഡിസൈനർ CPU B വീണ്ടും പ്രവർത്തിപ്പിക്കുകയും ക്ലോക്ക് സൈക്കിൾ സമയം കുറയ്ക്കുകയും ചെയ്താൽ, A യുടെ സൈക്കിൾ സമയം 10% വേഗതയുള്ളതാകും.


അതുകൊണ്ട് ഇപ്പോൾ CPU B ആണ് വേഗതയേറിയത്.


The ALU performs both arithmetic and logical operations.

ALU ഗണിതപരവും, ലോജിക്കൽ ഓപ്പറേഷനുകളും ചെയ്യുന്നു.


ഗുണനം ഒരു സങ്കീർണ്ണമായ പ്രവർത്തനമാണ്.


The result may be larger than can be held in the word size.

വാക്ക് വലുപ്പത്തിൽ ഉൾക്കൊള്ളാൻ കഴിയുന്നതിനേക്കാൾ വലുതായിരിക്കാം ഫലം.


The algorithm involves repetitive shifting and addition or subtraction.

ഈ അൽഗോരിതം ആവർത്തിച്ചുള്ള ഷിഫ്റ്റിംഗും കൂട്ടിച്ചേർക്കലും കുറയ്ക്കലും ഉൾക്കൊള്ളുന്നു.


Floating-point numbers use scientific notation.

ഫ്ലോട്ടിംഗ്-പോയിന്റ് സംഖ്യകൾ ശാസ്ത്രീയ സൂചകരീതി ഉപയോഗിക്കുന്നു.


The IEEE standard defines both single and double formats.

IEEE സ്റ്റാൻഡേർഡ് സിംഗിൾ, ഡബിൾ ഫോർമാറ്റുകൾ നിർവചിക്കുന്നു.


The control unit is the most complex part of a processor.

ഒരു പ്രോസസ്സറിൻ്റെ ഏറ്റവും സങ്കീർണ്ണമായ ഭാഗമാണ് കൺട്രോൾ യൂണിറ്റ്.


Hardwired control units are often chosen for performance.

പ്രകടനം മെച്ചപ്പെടുത്തുന്നതിന് ഹാർഡ്‌വെയർഡ് കൺട്രോൾ യൂണിറ്റുകൾ തിരഞ്ഞെടുക്കാറുണ്ട്.


The performance of the control unit determines the clock cycle of the processor.

കൺട്രോൾ യൂണിറ്റിൻ്റെ പ്രകടനം പ്രോസസ്സറിൻ്റെ ക്ലോക്ക് സൈക്കിൾ നിർണ്ണയിക്കുന്നു.


The control unit realizes the behavior of a processor.

ഒരു പ്രോസസ്സറിൻ്റെ സ്വഭാവം കൺട്രോൾ യൂണിറ്റ് തിരിച്ചറിയുന്നു.


ദശാംശ സമ്പ്രദായത്തിൽ അടിസ്ഥാനം 10 ആണ്.


A number can be represented by n-bit in many ways.

ഒരു സംഖ്യയെ പല രീതിയിൽ n-ബിറ്റ് ആയി പ്രതിനിധീകരിക്കാൻ കഴിയും.


The left most bit is sign, the right most n-1 bit is magnitude.

ഏറ്റവും ഇടത് ബിറ്റ് ചിഹ്നമാണ്, ഏറ്റവും വലത് n-1 ബിറ്റ് അളവാണ്.


We have seen how to represent an unsigned integer.

ഒപ്പിടാത്ത പൂർണ്ണസംഖ്യയെ എങ്ങനെ പ്രതിനിധീകരിക്കാമെന്ന് നമ്മൾ കണ്ടു.


The range of negative number is -1 ... -2^(n-1).

നെഗറ്റീവ് സംഖ്യയുടെ പരിധി -1 ... -2^(n-1) ആണ്.


Subtraction is performed by adding the two's complement.

രണ്ടിൻ്റെ കോംപ്ലിമെൻ്റ് ചേർത്താണ് കുറയ്ക്കൽ നടത്തുന്നത്.


The multiplication of a binary number 2^n is accomplished by shifting that number to the left by n bits.

ഒരു ബൈനറി സംഖ്യയുടെ ഗുണനം 2^n എന്നത് ആ സംഖ്യയെ n ബിറ്റുകൾ ഇടത്തേക്ക് മാറ്റുന്നതിലൂടെ സാധ്യമാക്കുന്നു.


Booth's algorithm is one of the well-known algorithms for two's complement multiplication.

രണ്ടിൻ്റെ കോംപ്ലിമെൻ്റ് ഗുണനത്തിനായുള്ള അറിയപ്പെടുന്ന അൽഗോരിതങ്ങളിൽ ഒന്നാണ് ബൂത്ത്സ് അൽഗോരിതം.


The division is based on the long division.

വിഭജനം ലോംഗ് ഡിവിഷനെ അടിസ്ഥാനമാക്കിയുള്ളതാണ്.


The IEEE standard defines both a 32-bit single and a 64-bit double format.

IEEE സ്റ്റാൻഡേർഡ് 32-ബിറ്റ് സിംഗിളും 64-ബിറ്റ് ഡബിൾ ഫോർമാറ്റും നിർവചിക്കുന്നു.


Computer architecture is an exciting subject.

കമ്പ്യൂട്ടർ ആർക്കിടെക്ചർ ഒരു ആവേശകരമായ വിഷയമാണ്.


The rapid development of technology increases the speed of a processor by 60 % every year.

സാങ്കേതികവിദ്യയുടെ അതിവേഗത്തിലുള്ള വളർച്ച ഒരു പ്രോസസ്സറിന്റെ വേഗത എല്ലാ വർഷവും 60% വർദ്ധിപ്പിക്കുന്നു.


This translates into a factor of more than 1,000 times speed improvement of computer systems from 1980-2000.

ഇത് 1980-2000 കാലഘട്ടത്തിൽ കമ്പ്യൂട്ടർ സിസ്റ്റങ്ങളുടെ വേഗത 1,000-ൽ അധികം മടങ്ങ് വർദ്ധിപ്പിച്ചു.


In my life time, I have witnessed the key development of this technology.

എന്റെ ജീവിതകാലത്ത്, ഈ സാങ്കേതികവിദ്യയുടെ പ്രധാന വികാസം ഞാൻ കണ്ടു.


It is difficult to find the advancement of this scale in other fields.

മറ്റ് മേഖലകളിൽ ഇത്രയധികം പുരോഗതി കണ്ടെത്തുന്നത് ബുദ്ധിമുട്ടാണ്.


Teaching computer architecture is extremely rewarding.

കമ്പ്യൂട്ടർ ആർക്കിടെക്ചർ പഠിപ്പിക്കുന്നത് വളരെ പ്രയോജനകരമാണ്.


Students learn best by "doing", playing with the design.

രൂപകൽപ്പനയിൽ ഏർപ്പെടുന്നതിലൂടെയാണ് വിദ്യാർത്ഥികൾ നന്നായി പഠിക്കുന്നത്.


These tools are simulators at different levels.

ഈ ടൂളുകൾ വ്യത്യസ്ത തലത്തിലുള്ള സിമുലേറ്ററുകളാണ്.


This book explains various parts of modern computer systems.

ആധുനിക കമ്പ്യൂട്ടർ സിസ്റ്റങ്ങളുടെ വിവിധ ഭാഗങ്ങളെക്കുറിച്ച് ഈ പുസ്തകത്തിൽ വിശദീകരിക്കുന്നു.


Beginning with the basic organisation and extend it to incorporate performance enhancement features.

അടിസ്ഥാനപരമായ ഓർഗനൈസേഷനിൽ ആരംഭിച്ച്, പ്രകടനം മെച്ചപ്പെടുത്തുന്ന ഫീച്ചറുകൾ ഉൾക്കൊള്ളുന്നതിലേക്ക് ഇത് വികസിപ്പിക്കുന്നു.


The explanation at each step is accompanied with design examples.

ഓരോ ഘട്ടത്തിലെയും വിശദീകരണം രൂപകൽപ്പന ഉദാഹരണങ്ങൾക്കൊപ്പം നൽകിയിരിക്കുന്നു.


Students can try alternative designs and vary constraints.

വിദ്യാർത്ഥികൾക്ക് മറ്റ് രൂപകൽപ്പനകൾ പരീക്ഷിക്കാനും നിയന്ത്രണങ്ങൾ മാറ്റാനും കഴിയും.


Already there are many excellent books on computer architecture.

കമ്പ്യൂട്ടർ ആർക്കിടെക്ചറിനെക്കുറിച്ച് ഇതിനകം തന്നെ ധാരാളം മികച്ച പുസ്തകങ്ങൾ ലഭ്യമാണ്.


I strongly recommend students of computer architecture to read them too.

കമ്പ്യൂട്ടർ ആർക്കിടെക്ചർ പഠിക്കുന്ന വിദ്യാർത്ഥികൾ തീർച്ചയായും ഈ പുസ്തകങ്ങൾ വായിക്കണമെന്ന് ഞാൻ ശുപാർശ ചെയ്യുന്നു.


It is very difficult to write a book that can tracked the ever changing technology.

എപ്പോഴും മാറിക്കൊണ്ടിരിക്കുന്ന സാങ്കേതികവിദ്യയെ പിന്തുടരുന്ന ഒരു പുസ്തകം എഴുതുന്നത് വളരെ ബുദ്ധിമുട്ടാണ്.


I have chosen to present the view of computer architecture as an evolutionary path.

കമ്പ്യൂട്ടർ ആർക്കിടെക്ചറിനെക്കുറിച്ചുള്ള കാഴ്ചപ്പാട് ഒരു പരിണാമപരമായ പാതയായി അവതരിപ്പിക്കാൻ ഞാൻ തിരഞ്ഞെടുത്തു.


I hope students will gain some knowledge reading and experimenting with the design in this book.

ഈ പുസ്തകത്തിലെ രൂപകൽപ്പനയെക്കുറിച്ച് വായിക്കുകയും പരീക്ഷിക്കുകയും ചെയ്യുന്നതിലൂടെ വിദ്യാർത്ഥികൾക്ക് ചില അറിവുകൾ ലഭിക്കുമെന്ന് ഞാൻ വിശ്വസിക്കുന്നു.


The content of this book is divided into three parts.

ഈ പുസ്തകത്തിന്റെ ഉള്ളടക്കം മൂന്ന് ഭാഗങ്ങളായി തിരിച്ചിരിക്കുന്നു.


Chapter 1 describes the basic concepts of computer architecture.

ഒന്നാം അധ്യായത്തിൽ കമ്പ്യൂട്ടർ ആർക്കിടെക്ചറിന്റെ അടിസ്ഥാന ആശയങ്ങൾ വിവരിക്കുന്നു.


An interesting history about the origin of computers is briefed at the end of chapter.

കമ്പ്യൂട്ടറുകളുടെ ഉത്ഭവത്തെക്കുറിച്ചുള്ള രസകരമായ ഒരു ചരിത്രം അധ്യായത്തിന്റെ അവസാനം സംഗ്രഹിച്ചിരിക്കുന്നു.


Table 2.2 shows some of the most frequently used addressing found in most processors.

ഏറ്റവും കൂടുതൽ ഉപയോഗിക്കുന്ന അഡ്രസ്സിംഗ് രീതികളിൽ ചിലതാണ് പട്ടിക 2.2-ൽ കാണിച്ചിരിക്കുന്നത്, ഇത് മിക്ക പ്രോസസ്സറുകളിലും കാണപ്പെടുന്നു.


Assembly language is the 'lingua franca' to talk to the underlying hardware.

അസംബ്ലി ഭാഷ എന്നത് അടിസ്ഥാനപരമായ ഹാർഡ്‌വെയറുമായി ആശയവിനിമയം നടത്താനുള്ള ഒരു 'ലിംഗ ഫ്രാങ്ക' ആണ്.


It is becoming less and less necessary for a programmer to program in an assembly language.

ഒരു പ്രോഗ്രാമർക്ക് അസംബ്ലി ഭാഷയിൽ പ്രോഗ്രാം ചെയ്യേണ്ടതിൻ്റെ ആവശ്യം കുറഞ്ഞുവരികയാണ്.


High-level languages made programs portable and programming more productive.

ഉയർന്ന തലത്തിലുള്ള ഭാഷകൾ പ്രോഗ്രാമുകളെ പോർട്ടബിളും പ്രോഗ്രാമിംഗിനെ കൂടുതൽ ഉൽപാദനക്ഷമവുമാക്കി.


A programmer who creates these types of programs needs to use assembly language.

ഇത്തരം പ്രോഗ്രാമുകൾ ഉണ്ടാക്കുന്ന ഒരു പ്രോഗ്രാമർ അസംബ്ലി ഭാഷ ഉപയോഗിക്കേണ്ടതുണ്ട്.


For a computer architect, an assembly language is the 'interface' to the hardware functions.

ഒരു കമ്പ്യൂട്ടർ ആർക്കിടെക്റ്റിന്, അസംബ്ലി ഭാഷ ഹാർഡ്‌വെയർ ഫംഗ്ഷനുകളിലേക്കുള്ള 'ഇൻ്റർഫേസ്' ആണ്.


During this course, we will talk about the innards of computers, their organization, how each unit works.

ഈ കോഴ്സിൽ, കമ്പ്യൂട്ടറുകളുടെ ഉൾവശങ്ങളെക്കുറിച്ചും, അവയുടെ ഘടനയെക്കുറിച്ചും, ഓരോ യൂണിറ്റും എങ്ങനെ പ്രവർത്തിക്കുമെന്നും നമ്മൾ ചർച്ച ചെയ്യും.


To study computer architecture, we need to understand assembly language.

കമ്പ്യൂട്ടർ ആർക്കിടെക്ചർ പഠിക്കാൻ, നമ്മൾ അസംബ്ലി ഭാഷ മനസ്സിലാക്കേണ്ടതുണ്ട്.


The aim is to enable students to read some subset of assembly language and understand their operational semantics.

അസംബ്ലി ഭാഷയുടെ ചില ഭാഗങ്ങൾ വായിക്കാനും അവയുടെ പ്രവർത്തനപരമായ അർത്ഥം മനസ്സിലാക്കാനും വിദ്യാർത്ഥികളെ പ്രാപ്തരാക്കുക എന്നതാണ് ലക്ഷ്യം.


We will use a real CPU, Motorola 6800, as our example.

നമ്മൾ ഒരു യഥാർത്ഥ CPU, Motorola 6800, നമ്മുടെ ഉദാഹരണമായി ഉപയോഗിക്കും.


It has a simple instruction set and is easy to understand.

ഇതിന് ലളിതമായ ഒരു ഇൻസ്ട്രക്ഷൻ സെറ്റും എളുപ്പത്തിൽ മനസ്സിലാക്കാവുന്നതുമാണ്.


The machine model of Motorola 6800 shows the resource in the view of an assembly language programmer.

Motorola 6800-ൻ്റെ മെഷീൻ മോഡൽ ഒരു അസംബ്ലി ഭാഷാ പ്രോഗ്രാമറുടെ കാഴ്ചപ്പാടിൽ വിഭവങ്ങൾ കാണിക്കുന്നു.


This microprocessor is composed of two 8-bit accumulators ACCA and ACCB.

ഈ മൈക്രോപ്രൊസസ്സർ രണ്ട് 8-ബിറ്റ് അക്യുമുലേറ്ററുകൾ (ACCA, ACCB) ഉൾക്കൊള്ളുന്നു.


The address space is 64K bytes (address 16-bit).

അഡ്രസ് സ്പേസ് 64K ബൈറ്റാണ് (16-ബിറ്റ് വിലാസം).


In general, instructions can be grouped into 5 categories.

പൊതുവേ, നിർദ്ദേശങ്ങളെ 5 വിഭാഗങ്ങളായി തിരിക്കാം.


These are instructions that manipulate the index register.

ഇവ സൂചികാ രജിസ്റ്റർ കൈകാര്യം ചെയ്യുന്ന നിർദ്ദേശങ്ങളാണ്.


Addressing modes are: Direct mode, sometimes called 'Absolute'.

അഡ്രസ്സിംഗ് രീതികൾ: ഡയറക്ട് മോഡ്, ചിലപ്പോൾ 'അബ്സല്യൂട്ട്' എന്ന് വിളിക്കുന്നു.


ഓപ്പറൻ്റ് എന്നത് ഫലപ്രദമായ വിലാസമാണ്.


The operand is some constant value to be used.

ഓപ്പറൻ്റ് ഉപയോഗിക്കേണ്ട ചില സ്ഥിരമായ മൂല്യമാണ്.


The goal of this family of computer is to have compatible instruction set but have a performance range of 50.

ഈ കമ്പ്യൂട്ടർ കുടുംബത്തിൻ്റെ ലക്ഷ്യം അനുയോജ്യമായ ഇൻസ്ട്രക്ഷൻ സെറ്റ് ഉണ്ടായിരിക്കുക, എന്നാൽ 50-ൻ്റെ പ്രകടനം കാഴ്ചവെക്കുക എന്നതാണ്.


The states cannot be merged because MAR and MDR are on the same internal bus.

MAR ഉം MDR ഉം ഒരേ ഇന്റേണൽ ബസ്സിൽ ആയതുകൊണ്ട് ഈ അവസ്ഥകൾ ലയിപ്പിക്കാൻ കഴിയില്ല.


If two internal buses are available, these states can be merged into one.

രണ്ട് ഇന്റേണൽ ബസുകൾ ലഭ്യമാണെങ്കിൽ, ഈ അവസ്ഥകളെ ഒന്നായി ലയിപ്പിക്കാൻ കഴിയും.


This reduces the number of cycles required.

ഇത് ആവശ്യമായ സൈക്കിളുകളുടെ എണ്ണം കുറയ്ക്കുന്നു.


The register bank already has two read ports.

രജിസ്റ്റർ ബാങ്കിന് ഇതിനകം രണ്ട് റീഡ് പോർട്ടുകൾ ഉണ്ട്.


The states 3 of both instructions can be shared if R0 == R2.

R0 == R2 ആണെങ്കിൽ രണ്ട് നിർദ്ദേശങ്ങളുടെയും 3-ാം അവസ്ഥ പങ്കിടാൻ കഴിയും.


We can do that by changing the opcode format.

ഓപ്‌കോഡ് ഫോർമാറ്റ് മാറ്റുന്നതിലൂടെ നമുക്കത് ചെയ്യാൻ കഴിയും.


Moving the field R2 to the same field as R0.

R2 എന്ന ഫീൽഡ് R0-ന്റെ അതേ ഫീൽഡിലേക്ക് മാറ്റുക.


This reduces the complexity of the circuits.

ഇത് സർക്യൂട്ടുകളുടെ സങ്കീർണ്ണത കുറയ്ക്കുന്നു.


The microprogrammed control unit uses a single format microword.

ഒരു മൈക്രോപ്രോഗ്രാംഡ് കൺട്രോൾ യൂണിറ്റ് ഒരു സിംഗിൾ ഫോർമാറ്റ് മൈക്രോവേർഡ് ഉപയോഗിക്കുന്നു.


Dest and Src specify destination and source for the internal bus.

Dest, Src എന്നിവ ഇന്റേണൽ ബസ്സിനായുള്ള ലക്ഷ്യസ്ഥാനവും (destination) സ്രോതസ്സും (source) വ്യക്തമാക്കുന്നു.


SelR selects registers in the register file.

SelR, രജിസ്റ്റർ ഫയലിലെ രജിസ്റ്ററുകൾ തിരഞ്ഞെടുക്കുന്നു.


ALU, ALU-ന്റെ പ്രവർത്തനം വ്യക്തമാക്കുന്നു.


The memory read/write step has a "wait for memory ready" state.

മെമ്മറി റീഡ്/റൈറ്റ് ഘട്ടത്തിന് "മെമ്മറി റെഡി ആകാനായി കാത്തിരിക്കുക" എന്ന അവസ്ഥയുണ്ട്.


Because of the use of cache memory, one can assume 0 clock waiting for memory ready when cache hits.

Cache മെമ്മറിയുടെ ഉപയോഗം കാരണം, Cache hit ആകുമ്പോൾ മെമ്മറി റെഡിയാകാൻ 0 ക്ലോക്ക് കാത്തിരിക്കുന്നു എന്ന് അനുമാനിക്കാം.


Let us go through the execution of one instruction.

ഒരു നിർദ്ദേശത്തിന്റെ എക്സിക്യൂഷനിലൂടെ കടന്നുപോകാം.


The instruction fetch starts with 0: MAR = PC.

നിർദ്ദേശങ്ങൾ എടുക്കുന്നത് 0: MAR = PC എന്നതിലൂടെയാണ്.


After memory cycle has completed, 2: IR = MDR ; PC = PC + 1.

മെമ്മറി സൈക്കിൾ പൂർത്തിയായ ശേഷം, 2: IR = MDR ; PC = PC + 1.


Suppose the instruction is "load", the microprogram go to location 2.

നിർദ്ദേശം "load" ആണെങ്കിൽ, മൈക്രോപ്രോഗ്രാം ലൊക്കേഷൻ 2-ലേക്ക് പോകും.


The register is selected by IR:R0 and Dest and Src of internal bus are R and MDR.

രജിസ്റ്റർ തിരഞ്ഞെടുക്കുന്നത് IR:R0 ഉപയോഗിച്ചാണ്, കൂടാതെ ഇന്റേണൽ ബസ്സിൻ്റെ Dest, Src എന്നിവ R, MDR എന്നിവയാണ്.


Each microword is composed of control bits.

ഓരോ മൈക്രോവേർഡും നിയന്ത്രണ ബിറ്റുകൾ ഉൾക്കൊള്ളുന്നു.


The prediction accuracy can be increased by increasing the state of the history bit.

ചരിത്ര ബിറ്റിന്റെ അവസ്ഥ വർദ്ധിപ്പിക്കുന്നതിലൂടെ പ്രവചനത്തിന്റെ കൃത്യത വർദ്ധിപ്പിക്കാൻ കഴിയും.


Figure 6.3 shows one possible arrangement for the prediction states with 2 bits.

രണ്ട് ബിറ്റുകളുള്ള പ്രവചന അവസ്ഥകൾക്കുള്ള ഒരു സാധ്യതയുള്ള ക്രമീകരണം ചിത്രം 6.3-ൽ കാണിക്കുന്നു.


The prediction by BHT is not very accurate.

BHT-യുടെ പ്രവചനം വളരെ കൃത്യമല്ലാത്തതാണ്.


To improve the accuracy of prediction more information about the address of the jump instruction and the address of the destination of jump is required.

പ്രവചനത്തിന്റെ കൃത്യത മെച്ചപ്പെടുത്തുന്നതിന്, ജമ്പ് നിർദ്ദേശത്തിന്റെ വിലാസത്തെക്കുറിച്ചും ജമ്പിന്റെ ലക്ഷ്യസ്ഥാനത്തെക്കുറിച്ചുമുള്ള കൂടുതൽ വിവരങ്ങൾ ആവശ്യമാണ്.


We need to know what address to fetch by the end of IF.

IF-ന്റെ അവസാനം ഏത് വിലാസമാണ് കൊണ്ടുവരേണ്ടതെന്ന് നമ്മൾ അറിയേണ്ടതുണ്ട്.


If the instruction is a branch and we know what the next PC is, we can have zero stall on branch.

നിർദ്ദേശം ഒരു ബ്രാഞ്ചാണെങ്കിൽ, അടുത്ത PC എന്താണെന്ന് നമുക്കറിയാമെങ്കിൽ, ബ്രാഞ്ചിൽ പൂജ്യം സ്റ്റാൾ ഉണ്ടാകാം.


The main idea is to use a cache memory to store PC of instruction fetched and its predicted next PC and history bit.

എടുത്ത നിർദ്ദേശത്തിന്റെ PC-യും അതിന്റെ പ്രവചിത അടുത്ത PC-യും ചരിത്ര ബിറ്റും സംഭരിക്കുന്നതിന് ഒരു കാഷെ മെമ്മറി ഉപയോഗിക്കുക എന്നതാണ് പ്രധാന ആശയം.


Another way to reduce the stall cycle caused by the branch is to change the semantic of the jump instruction.

ബ്രാഞ്ച് മൂലമുണ്ടാകുന്ന സ്റ്റാൾ സൈക്കിൾ കുറയ്ക്കുന്നതിനുള്ള മറ്റൊരു മാർഗ്ഗം ജമ്പ് നിർദ്ദേശത്തിന്റെ അർത്ഥം മാറ്റുക എന്നതാണ്.


The jump instruction is "delayed" i.e. caused the actual jump by some amount of clock (equal to stall cycle).

ജമ്പ് നിർദ്ദേശം "വൈകിച്ചു" അതായത്, കുറച്ച് ക്ലോക്ക് സമയം കൊണ്ട് (സ്റ്റാൾ സൈക്കിളിന് തുല്യമാണ്) യഥാർത്ഥ ജമ്പ് ഉണ്ടാക്കുന്നു.


The delay slot is filled by the instruction "above" the branch instruction.

താമസ ഇടവേള ബ്രാഞ്ച് നിർദ്ദേശത്തിന് മുകളിലുള്ള നിർദ്ദേശം ഉപയോഗിച്ച് നിറയ്ക്കുന്നു.


The delay slot is filled by the instruction at the destination.

ലക്ഷ്യസ്ഥാനത്തുള്ള നിർദ്ദേശം ഉപയോഗിച്ച് കാലതാമസ ഇടവേള നിറയ്ക്കുന്നു.


There are several considerations which choice of instruction scheduling is suitable.

ഏത് നിർദ്ദേശ ഷെഡ്യൂളിംഗാണ് ഉചിതമെന്ന് തിരഞ്ഞെടുക്കുന്നതിന് നിരവധി പരിഗണനകളുണ്ട്.


Using from target, branch taken should be of high probability.

ലക്ഷ്യസ്ഥാനത്ത് നിന്ന് ഉപയോഗിക്കുമ്പോൾ, ബ്രാഞ്ച് എടുക്കാനുള്ള സാധ്യത കൂടുതലായിരിക്കണം.


One delay slot can be filled with useful instruction about 50% of the time.

ഒരു കാലതാമസ ഇടവേള 50% സമയത്തും ഉപയോഗപ്രദമായ നിർദ്ദേശങ്ങൾ ഉപയോഗിച്ച് നിറയ്ക്കാൻ കഴിയും.


For simple operations such as integer arithmetic this is possible.

integer ഗണിതം പോലുള്ള ലളിതമായ പ്രവർത്തനങ്ങൾക്ക് ഇത് സാധ്യമാണ്.


To allow for such operations the depth of the pipeline can be increased.

അത്തരം പ്രവർത്തനങ്ങൾ അനുവദിക്കുന്നതിന്, പൈപ്പ്ലൈനിന്റെ ആഴം വർദ്ധിപ്പിക്കാൻ കഴിയും.


Assume the inputs are two normalized floating-point numbers, A and B.

ഇൻപുട്ടുകൾ രണ്ട് സാധാരണ floating-point സംഖ്യകളാണ്, A, B എന്ന് കരുതുക.


A floating-point multiplication carries out the following steps:

ഒരു ഫ്ലോട്ടിംഗ്-പോയിന്റ് ഗുണനം താഴെ പറയുന്ന ഘട്ടങ്ങൾ നടത്തുന്നു:


The pipeline for the FP multiplier is shows in Fig 6.5.

FP ഗുണിതത്തിനായുള്ള പൈപ്പ്ലൈൻ ചിത്രം 6.5-ൽ കാണിച്ചിരിക്കുന്നു.


The FP multiplier and FP adder have several common operations.

FP ഗുണിതത്തിനും FP സങ്കലനത്തിനും നിരവധി പൊതുവായ പ്രവർത്തനങ്ങൾ ഉണ്ട്.


ഓരോ ക്ലോക്കും (ld 1, ld 2).


തടസ്സം കുറയ്ക്കാൻ ലൂപ്പ് ഷെഡ്യൂൾ ചെയ്യുക.


Instead of wasting the stall cycle because of ld instruction, we can issue other instruction to perform a useful work.

ld ഇൻസ്ട്രക്ഷൻ കാരണം ഉണ്ടാകുന്ന തടസ്സ സൈക്കിൾ പാഴാക്കുന്നതിനുപകരം, പ്രയോജനകരമായ ഒരു ജോലി ചെയ്യുന്നതിന് മറ്റ് നിർദ്ദേശങ്ങൾ നൽകാം.


We rearrange the program (code scheduling) to fill the stall cycle as follows:

തടസ്സ സൈക്കിൾ പൂരിപ്പിക്കുന്നതിന് പ്രോഗ്രാം (കോഡ് ഷെഡ്യൂളിംഗ്) താഴെ പറയുന്ന രീതിയിൽ പുനഃക്രമീകരിക്കുന്നു:


Now the program computes one element in 8 clocks.

ഇപ്പോൾ പ്രോഗ്രാം 8 ക്ലോക്കുകളിൽ ഒരു മൂലകം കണക്കുകൂട്ടുന്നു.


ലൂപ്പ് അൺറോളിംഗിന് ബ്രാഞ്ച് ഒഴിവാക്കാൻ കഴിയും.


To reduce the overhead of control flow stall (increment pointers and jump) the loop can be unrolled.

നിയന്ത്രണ പ്രവാഹ തടസ്സത്തിന്റെ (പോയിന്ററുകൾ വർദ്ധിപ്പിക്കുക, ജമ്പ് ചെയ്യുക) അധിക ചിലവ് കുറയ്ക്കുന്നതിന്, ലൂപ്പ് അൺറോൾ ചെയ്യാവുന്നതാണ്.


Therefore two instructions per loop are eliminated (add 5 , add 6 ).

അതുകൊണ്ട്, ഓരോ ലൂപ്പിനും രണ്ട് നിർദ്ദേശങ്ങൾ ഒഴിവാക്കപ്പെടുന്നു (add 5, add 6).


This program takes 14/2 = 7 clocks per element.

ഈ പ്രോഗ്രാം ഒരു മൂലകത്തിന് 14/2 = 7 ക്ലോക്കുകൾ എടുക്കുന്നു.


In our example, unrolling loops improve the speed from 10 clocks per element to 8 clocks to 7 clocks but increase the size of program substantially.

നമ്മുടെ ഉദാഹരണത്തിൽ, ലൂപ്പുകൾ അൺറോൾ ചെയ്യുന്നത് വേഗത ഒരു മൂലകത്തിന് 10 ക്ലോക്കിൽ നിന്ന് 8 ക്ലോക്കിലേക്കും തുടർന്ന് 7 ക്ലോക്കിലേക്കും മെച്ചപ്പെടുത്തുന്നു, എന്നാൽ പ്രോഗ്രാമിന്റെ വലുപ്പം വളരെയധികം വർദ്ധിപ്പിക്കുന്നു.


To exploit instruction level parallelism it is important to determine which instructions can be executed in parallel (assuming pipeline has sufficient resources).

നിർദ്ദേശ തലത്തിലുള്ള സമാന്തരത പ്രയോജനപ്പെടുത്തുന്നതിന്, ഏതൊക്കെ നിർദ്ദേശങ്ങൾ സമാന്തരമായി നടപ്പിലാക്കാൻ കഴിയും എന്ന് നിർണ്ണയിക്കേണ്ടത് അത്യാവശ്യമാണ് (പൈപ്പ്‌ലൈനിന് ആവശ്യമായ വിഭവങ്ങൾ ഉണ്ടെന്ന് കരുതുക).


If two instructions are dependent they are not parallel.

രണ്ട് നിർദ്ദേശങ്ങൾ പരസ്പരം ആശ്രയിക്കുന്നവയാണെങ്കിൽ, അവ സമാന്തരമായിരിക്കില്ല.


Instructions that can be reordered are parallel and vice versa.

പുനഃക്രമീകരിക്കാൻ കഴിയുന്ന നിർദ്ദേശങ്ങൾ സമാന്തരമാണ്, തിരിച്ചും.


The loop level parallelism is analysed at the source code.

ലൂപ്പ് ലെവൽ സമാന്തരത സോഴ്സ് കോഡിൽ വിശകലനം ചെയ്യപ്പെടുന്നു.


പൈപ്പ്‌ലൈനിലെ ഡൈനാമിക് ഷെഡ്യൂളിംഗ്.


When data hazard occurs the pipeline is stalled.

ഡാറ്റാ അപകടം സംഭവിക്കുമ്പോൾ പൈപ്പ്‌ലൈൻ സ്തംഭിക്കും.


ഇതിനെ സ്റ്റാറ്റിക് ഷെഡ്യൂളിംഗ് എന്ന് വിളിക്കുന്നു.


The stall caused by data hazard can be reduced by forwarding the result using a bypass unit.

ബൈപാസ് യൂണിറ്റ് ഉപയോഗിച്ച് ഫലം ഫോർവേഡ് ചെയ്യുന്നതിലൂടെ ഡാറ്റാ അപകടം മൂലമുണ്ടാകുന്ന തടസ്സം കുറയ്ക്കാൻ കഴിയും.


This section introduces more hardware scheme to reduce the stalls, this is called dynamic scheduling as it can detect the dependencies at the run-time.

തടസ്സങ്ങൾ കുറയ്ക്കുന്നതിന് കൂടുതൽ ഹാർഡ്‌വെയർ സ്കീം ഈ ഭാഗത്ത് അവതരിപ്പിക്കുന്നു, ഇത് റൺ-ടൈമിൽ ഡിപൻഡൻസികൾ കണ്ടെത്താൻ കഴിയുന്നതിനാൽ ഡൈനാമിക് ഷെഡ്യൂളിംഗ് എന്ന് വിളിക്കുന്നു.


All the previous pipeline technique that we described use in-order instruction issue.

നമ്മൾ വിവരിച്ച എല്ലാ മുൻ പൈപ്പ്‌ലൈൻ ടെക്നിക്കുകളും ഇൻ-ഓർഡർ ഇൻസ്ട്രക്ഷൻ ഇഷ്യു ഉപയോഗിക്കുന്നു.


The processor design is aimed to be as simple as possible so that students can understand it easily.

വിദ്യാർത്ഥികൾക്ക് എളുപ്പത്തിൽ മനസ്സിലാക്കാൻ കഴിയുന്ന രീതിയിൽ പ്രോസസ്സർ രൂപകൽപ്പന ലളിതമാക്കാൻ ലക്ഷ്യമിടുന്നു.


എസ് 1 ഒരു 16-ബിറ്റ് പ്രോസസ്സറാണ്.


The instruction format is 16-bit fixed length.

ഇൻസ്ട്രക്ഷൻ ഫോർമാറ്റ് 16-ബിറ്റ് സ്ഥിരീകരിച്ച നീളമുള്ളതാണ്.


The address space is 10-bit, i.e. it has 1024 16-bit words.

വിലാസ സ്ഥലം 10-ബിറ്റ് ആണ്, അതായത് ഇതിന് 1024 16-ബിറ്റ് വാക്കുകൾ ഉണ്ട്.


It has 8 general purpose registers (R0.. R7).

8 പൊതു ആവശ്യത്തിനുള്ള രജിസ്റ്ററുകൾ ഇതിനുണ്ട് (R0.. R7).


The register bank has one write port, two read ports.

രജിസ്റ്റർ ബാങ്കിന് ഒരു റൈറ്റ് പോർട്ടും, രണ്ട് റീഡ് പോർട്ടുകളും ഉണ്ട്.


The ALU can perform {add, cmp, inc, sub1} and stores the output in a temporary T register.

ALU-വിന് {add, cmp, inc, sub1} എന്നിവ നിർവഹിക്കാനും, താൽക്കാലിക T രജിസ്റ്ററിൽ ഔട്ട്‌പുട്ട് സൂക്ഷിക്കാനും കഴിയും.


The instruction register IR stores the instruction to be decoded.

ഡീകോഡ് ചെയ്യേണ്ട നിർദ്ദേശങ്ങൾ ഇൻസ്ട്രക്ഷൻ രജിസ്റ്റർ IR-ൽ സൂക്ഷിക്കുന്നു.


Microprogram control unit is actually like a miniature computer which can be "programmed" to sequence the patterns of control bits.

ഒരു ചെറിയ കമ്പ്യൂട്ടർ പോലെയാണ് മൈക്രോപ്രോഗ്രാം കൺട്രോൾ യൂണിറ്റ്, ഇത് നിയന്ത്രണ ബിറ്റുകളുടെ പാറ്റേണുകൾ ക്രമീകരിക്കുന്നതിന് "പ്രോഗ്രാം" ചെയ്യാവുന്നതാണ്.


Its "program" is called "microprogram" to distinguish it from an ordinary computer program.

സാധാരണ കമ്പ്യൂട്ടർ പ്രോഗ്രാമിൽ നിന്ന് വ്യത്യസ്തമാക്കാൻ ഇതിന്റെ "പ്രോഗ്രാം" "മൈക്രോപ്രോഗ്രാം" എന്ന് വിളിക്കുന്നു.


Using microprogram, a control unit can be implemented for a complex instruction set which is impossible to do by hardwired.

മൈക്രോപ്രോഗ്രാം ഉപയോഗിച്ച്, ഹാർഡ്‌വെയർ വഴി ചെയ്യാൻ കഴിയാത്ത ഒരു സങ്കീർണ്ണമായ ഇൻസ്ട്രക്ഷൻ സെറ്റിനായി ഒരു കൺട്രോൾ യൂണിറ്റ് നടപ്പിലാക്കാൻ കഴിയും.


One computer model can be microprogrammed to "emulate" other model.

ഒരു കമ്പ്യൂട്ടർ മോഡലിനെ മറ്റ് മോഡലുകളെ "അനുകരിക്കാൻ" വേണ്ടി മൈക്രോപ്രോഗ്രാം ചെയ്യാൻ കഴിയും.


One instruction set can be used throughout different models of hardware.

ഒരൊറ്റ ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിവിധതരം ഹാർഡ്‌വെയർ മോഡലുകളിൽ ഉപയോഗിക്കാൻ കഴിയും.


Therefore it is possible to choose the set that is most suitable for an application.

അതുകൊണ്ട് ഒരു ആപ്ലിക്കേഷന് ഏറ്റവും അനുയോജ്യമായ സെറ്റ് തിരഞ്ഞെടുക്കാൻ കഴിയും.


The reason for speed is that as the control unit determines how fast a sequence of operations can be executed, the bottle neck becomes the speed of accessing the microprogram which is stored in a special memory.

പ്രധാന കാരണം, ഒരു പ്രവർത്തനങ്ങളുടെ ശ്രേണി എത്ര വേഗത്തിൽ നടപ്പിലാക്കാൻ കഴിയും എന്ന് കൺട്രോൾ യൂണിറ്റ് നിർണ്ണയിക്കുമ്പോൾ, പ്രത്യേക മെമ്മറിയിൽ സംഭരിച്ചിരിക്കുന്ന മൈക്രോപ്രോഗ്രാം ആക്സസ് ചെയ്യുന്ന വേഗതയാണ് തടസ്സമാകുന്നത്.


A microprogrammed control unit consists of microPC, micromemory, output buffer and a sequencing unit.

ഒരു മൈക്രോപ്രോഗ്രാംഡ് കൺട്രോൾ യൂണിറ്റിൽ മൈക്രോപിസി, മൈക്രോമെമ്മറി, ഔട്ട്‌പുട്ട് ബഫർ, ഒരു സീക്വൻസിംഗ് യൂണിറ്റ് എന്നിവ അടങ്ങിയിരിക്കുന്നു.


Each word of the micromemory is called "microword".

മൈക്രോമെമ്മറിയുടെ ഓരോ വാക്കും "മൈക്രോവേഡ്" എന്ന് വിളിക്കുന്നു.


Internal control bits are the signals that control the datapath.

ആന്തരിക നിയന്ത്രണ ബിറ്റുകൾ ഡാറ്റാപാത്ത് നിയന്ത്രിക്കുന്ന സിഗ്നലുകളാണ്.


External control bits are the signals that control external units such as memory (read, write), interrupt acknowledge etc.

മെമ്മറി (വായിക്കുക, എഴുതുക), തടസ്സങ്ങൾ അംഗീകരിക്കുക തുടങ്ങിയ ബാഹ്യ യൂണിറ്റുകളെ നിയന്ത്രിക്കുന്ന സിഗ്നലുകളാണ് ബാഹ്യ നിയന്ത്രണ ബിറ്റുകൾ.


A microprogram is executed as follow : a word from microprogram at the location specified by the microPC is read out, control bits are latched at the output buffer which is connected to the datapath.

ഒരു മൈക്രോപ്രോഗ്രാം നടപ്പിലാക്കുന്നത് താഴെ പറയുന്ന രീതിയിലാണ്: മൈക്രോപിസി വ്യക്തമാക്കിയ സ്ഥാനത്തുള്ള മൈക്രോപ്രോഗ്രാമിൽ നിന്നുള്ള ഒരു വാക്ക് വായിക്കുന്നു, കൺട്രോൾ ബിറ്റുകൾ ഡാറ്റാപാത്തിലേക്ക് കണക്ട് ചെയ്തിട്ടുള്ള ഔട്ട്‌പുട്ട് ബഫറിൽ സ്ഥാപിക്കുന്നു.


Trace compaction tries to move 3 and 5 to the point before the branch 3, so that these operations can be packed into a wide instruction.

ട്രേസ് കംപാക്ഷൻ 3, 5 എന്നിവയെ ബ്രാഞ്ച് 3-ന് മുമ്പുള്ള പോയിന്റിലേക്ക് നീക്കാൻ ശ്രമിക്കുന്നു, അതുവഴി ഈ പ്രവർത്തനങ്ങൾ ഒരു വിശാലമായ നിർദ്ദേശത്തിലേക്ക് പായ്ക്ക് ചെയ്യാൻ കഴിയും.


Speculative execution can improve the performance given that the resources are adequate.

ആവശ്യമായ വിഭവങ്ങൾ ലഭ്യമാണെങ്കിൽ, സ്പെക്കുലേറ്റീവ് എക്സിക്യൂഷൻ പ്രകടനം മെച്ചപ്പെടുത്തും.


Each instruction is tagged with a predicate field.

ഓരോ നിർദ്ദേശവും ഒരു പ്രെഡിക്കേറ്റ് ഫീൽഡ് ഉപയോഗിച്ച് ടാഗ് ചെയ്തിരിക്കുന്നു.


The processor can execute two loads in parallel in cycle one and two.

പ്രോസസ്സറിന് ഒന്നാമത്തെയും രണ്ടാമത്തെയും സൈക്കിളുകളിൽ സമാന്തരമായി രണ്ട് ലോഡുകൾ എക്സിക്യൂട്ട് ചെയ്യാൻ കഴിയും.


An associative list is a data structure that stores "key" and "value".

ഒരു അസോസിയേറ്റീവ് ലിസ്റ്റ് എന്നത് "കീ", "വാല്യൂ" എന്നിവ സംഭരിക്കുന്ന ഒരു ഡാറ്റാ ഘടനയാണ്.


The program to the value of a key is as follows.

ഒരു കീയുടെ മൂല്യത്തിനായുള്ള പ്രോഗ്രാം ഇപ്രകാരമാണ്.


The loop of interest is the inner loop (line 3).

താൽപ്പര്യമുള്ള ലൂപ്പ്, ഇന്നർ ലൂപ്പ് (വരി 3) ആണ്.


The two loads depend on ep2 as well as the speculative loads of car(ep2) in cycle two and of car(car(ep2)) in cycle three.

രണ്ട് ലോഡുകളും ep2-യെ ആശ്രയിച്ചിരിക്കുന്നു, അതുപോലെ സൈക്കിൾ രണ്ടിലെ car(ep2)-ൻ്റെ സ്പെക്കുലേറ്റീവ് ലോഡുകളും, സൈക്കിൾ മൂന്നിലെ car(car(ep2))-ൻ്റെ സ്പെക്കുലേറ്റീവ് ലോഡുകളും.


PowerPC 601 has many functional units which have different pipeline.

PowerPC 601-ന് വ്യത്യസ്ത പൈപ്പ്ലൈൻ ഉള്ള നിരവധി ഫങ്ഷണൽ യൂണിറ്റുകളുണ്ട്.


Pentium-ന് 5 ഘട്ടങ്ങളുള്ള പൈപ്പ്ലൈൻ ഉണ്ട്.


The instructions that can be issued together must meet the following constraints.

ഒരുമിച്ച് നൽകാൻ കഴിയുന്ന നിർദ്ദേശങ്ങൾ ഇനിപ്പറയുന്ന നിയന്ത്രണങ്ങൾ പാലിക്കണം.


The historical aspect of VLIW begins from ELI-512.

VLIW-ൻ്റെ ചരിത്രപരമായ വശം ആരംഭിക്കുന്നത് ELI-512-ൽ നിന്നാണ്.


A vector machine is a high performance machine suitable for vector computation that is prevalent in numerical problems.

ഒരു വെക്റ്റർ മെഷീൻ എന്നത് സംഖ്യാ പ്രശ്നങ്ങളിൽ സാധാരണയായി ഉപയോഗിക്കുന്ന വെക്റ്റർ കമ്പ്യൂട്ടേഷന് അനുയോജ്യമായ ഉയർന്ന പ്രകടനം കാഴ്ചവെക്കുന്ന ഒരു മെഷീനാണ്.


Most vector machines have a pipelined structure and support a streaming mode of data flow through a pipeline.

മിക്ക വെക്റ്റർ മെഷീനുകൾക്കും ഒരു പൈപ്പ്ലൈൻ ഘടനയുണ്ട്, കൂടാതെ ഒരു പൈപ്പ്ലൈനിലൂടെ ഡാറ്റാ ഫ്ലോയുടെ സ്ട്രീമിംഗ് മോഡിനെ പിന്തുണയ്ക്കുകയും ചെയ്യുന്നു.


What more can be done beside pipelining and multiple issues of instructions to increase a processor performance?

ഒരു പ്രോസസ്സറിൻ്റെ പ്രകടനം വർദ്ധിപ്പിക്കുന്നതിന് പൈപ്പ്ലൈനിംഗും ഒന്നിലധികം ഇൻസ്ട്രക്ഷനുകളും കൂടാതെ കൂടുതലായി എന്താണ് ചെയ്യാൻ കഴിയുക?


Vector processors provide high-level operations that work on vectors.

വെക്റ്റർ പ്രോസസ്സറുകൾ വെക്റ്ററുകളിൽ പ്രവർത്തിക്കുന്ന ഉയർന്ന തലത്തിലുള്ള പ്രവർത്തനങ്ങൾ നൽകുന്നു.


The computation of each result is independent of the computation of previous results, allowing a very deep pipeline without generating any data hazards.

ഓരോ ഫലത്തിൻ്റെയും കണക്കുകൂട്ടൽ, മുൻ ഫലങ്ങളുടെ കണക്കുകൂട്ടലിനെ ആശ്രയിക്കുന്നില്ല, ഇത് ഡാറ്റാ അപകടങ്ങളൊന്നും ഉണ്ടാക്കാതെ വളരെ ആഴത്തിലുള്ള ഒരു പൈപ്പ്ലൈൻ അനുവദിക്കുന്നു.


A single vector instruction is equivalent to executing an entire loop.

ഒരു ലൂപ്പ് മുഴുവൻ എക്സിക്യൂട്ട് ചെയ്യുന്നതിന് തുല്യമാണ് ഒരു സിംഗിൾ വെക്റ്റർ ഇൻസ്ട്രക്ഷൻ.


For these reasons, vector operations can be made faster than a sequence of scalar operations on the same number of data items.

ഈ കാരണങ്ങളാൽ, അതേ എണ്ണം ഡാറ്റാ ഇനങ്ങളിൽ സ്കേലാർ ഓപ്പറേഷനുകളുടെ ഒരു ശ്രേണിയെക്കാൾ വേഗത്തിൽ വെക്റ്റർ ഓപ്പറേഷനുകൾ ചെയ്യാൻ കഴിയും.


Vector machines need large memory bandwidth to sustain the high data rate required to feed pipelined functional units.

പൈപ്പ്ലൈൻ ചെയ്ത ഫങ്ഷണൽ യൂണിറ്റുകൾക്ക് നൽകുന്നതിന് ആവശ്യമായ ഉയർന്ന ഡാറ്റാ നിരക്ക് നിലനിർത്താൻ വെക്റ്റർ മെഷീനുകൾക്ക് വലിയ മെമ്മറി ബാൻഡ്‌വിഡ്ത്ത് ആവശ്യമാണ്.


The vector machine significantly reduces dynamic instruction bandwidth.

വെക്റ്റർ മെഷീൻ, ഡൈനാമിക് ഇൻസ്ട്രക്ഷൻ ബാൻഡ്‌വിഡ്ത്ത് വളരെയധികം കുറയ്ക്കുന്നു.


Pipeline stalls are required only once per vector operation.

ഓരോ വെക്റ്റർ ഓപ്പറേഷനും ഒരു തവണ മാത്രമേ പൈപ്പ്‌ലൈൻ സ്റ്റാളുകൾ ആവശ്യമുള്ളൂ.


The execution time of S1v can be greatly reduced by using chaining.

ചെയിനിംഗ് ഉപയോഗിക്കുന്നതിലൂടെ S1v-യുടെ എക്സിക്യൂഷൻ സമയം വളരെയധികം കുറയ്ക്കാൻ കഴിയും.


To use the vector unit, the program must be vectorised.

വെക്റ്റർ യൂണിറ്റ് ഉപയോഗിക്കുന്നതിന്, പ്രോഗ്രാം വെക്റ്ററൈസ് ചെയ്യണം.


When the data length is not equal to vector length, strip-mining is used.

ഡാറ്റയുടെ നീളം വെക്റ്റർ ലെങ്തിന് തുല്യമല്ലാത്തപ്പോൾ, സ്ട്രിപ്പ്-മൈനിംഗ് ഉപയോഗിക്കുന്നു.


A vector stride is the distance between elements to be merged.

ഒരു വെക്റ്റർ സ്‌ട്രൈഡ് എന്നാൽ ലയിപ്പിക്കേണ്ട ഘടകങ്ങൾ തമ്മിലുള്ള ദൂരമാണ്.


This program can be vectorised to multiply each row of b by each column of c.

b-യുടെ ഓരോ വരിയും c-യുടെ ഓരോ സ്തംഭവുമായി ഗുണിക്കാൻ ഈ പ്രോഗ്രാം വെക്റ്ററൈസ് ചെയ്യാൻ കഴിയും.


എല്ലാ ലൂപ്പുകളും വെക്റ്ററൈസ് ചെയ്യാൻ കഴിയില്ല.


The ability to vectorise is influenced by the algorithms used.

വെക്റ്ററൈസ് ചെയ്യാനുള്ള കഴിവ് ഉപയോഗിക്കുന്ന അൽഗോരിതങ്ങളെ ആശ്രയിച്ചിരിക്കുന്നു.


When there are conditionals inside loops, programs cannot be vectorised.

ലൂപ്പുകൾക്കുള്ളിൽ കണ്ടീഷണലുകൾ ഉണ്ടാകുമ്പോൾ, പ്രോഗ്രാമുകൾ വെക്റ്ററൈസ് ചെയ്യാൻ കഴിയില്ല.


The inner loop can be vectorised using a vector mask.

ഒരു വെക്റ്റർ മാസ്ക് ഉപയോഗിച്ച് ഉൾവശത്തെ ലൂപ്പ് വെക്റ്ററൈസ് ചെയ്യാൻ കഴിയും.


For a sparse matrix, the supporting operation is called scatter-gather.

ഒരു സ്‌പെയ്‌സ് മാട്രിക്സിനായി, പിന്തുണാ പ്രവർത്തനം സ്‌കാറ്റർ-ഗേതർ എന്ന് വിളിക്കപ്പെടുന്നു.


Reduction is a loop that reduces an array to a single value.

ഒരു അറേയെ ഒരൊറ്റ മൂല്യത്തിലേക്ക് കുറയ്ക്കുന്ന ഒരു ലൂപ്പാണ് റിഡക്ഷൻ.


The time to complete a vector operation depends on vector start up time.

ഒരു വെക്റ്റർ പ്രവർത്തനം പൂർത്തിയാകാൻ എടുക്കുന്ന സമയം വെക്റ്റർ സ്റ്റാർട്ടപ്പ് സമയത്തെ ആശ്രയിച്ചിരിക്കുന്നു.


Initiation rate is the time per result once a vector operation is running.

ഒരു വെക്റ്റർ പ്രവർത്തനം പ്രവർത്തിക്കുമ്പോൾ ഓരോ ഫലത്തിനും എടുക്കുന്ന സമയമാണ് ഇനിഷ്യേഷൻ റേറ്റ്.


Sustained rate is the time per element for a set of vector operations.

തുടർച്ചയായ നിരക്ക് എന്നാൽ വെക്റ്റർ പ്രവർത്തനങ്ങളുടെ ഒരു കൂട്ടത്തിനായി ഒരു ഘടകത്തിന് എടുക്കുന്ന സമയമാണ്.


The peak performance is higher than the sustained performance.

പരമാവധി പ്രകടനം തുടർച്ചയായ പ്രകടനത്തേക്കാൾ കൂടുതലാണ്.


Stack machines operate on implicit data in a stack structure.

സ്‌റ്റാക്ക് മെഷീനുകൾ ഒരു സ്‌റ്റാക്ക് ഘടനയിലെ വ്യക്തമല്ലാത്ത ഡാറ്റയിലാണ് പ്രവർത്തിക്കുന്നത്.


A stack is a LIFO storage with push and pop operations.

ഒരു സ്റ്റാക്ക് എന്നാൽ പുഷ്, പോപ്പ് ഓപ്പറേഷനുകളുള്ള ഒരു LIFO (ലാസ്റ്റ് ഇൻ, ഫസ്റ്റ് ഔട്ട്) സംഭരണമാണ്.


The stack structure plays an important role in calling subroutines.

സബ്‌റൂട്ടീനുകൾ വിളിക്കുന്നതിൽ സ്റ്റാക്ക് ഘടന ഒരു പ്രധാന പങ്ക് വഹിക്കുന്നു.


Cache memory stores values that are 'temporally related'.

കാഷെ മെമ്മറി 'താൽക്കാലികമായി ബന്ധപ്പെട്ട' മൂല്യങ്ങൾ സംഭരിക്കുന്നു.


The working set of an application is the amount of memory the application requires in a period of time.

ഒരു ആപ്ലിക്കേഷന്റെ വർക്കിംഗ് സെറ്റ് എന്നത് ഒരു കാലയളവിൽ ആപ്ലിക്കേഷന് ആവശ്യമുള്ള മെമ്മറിയുടെ അളവാണ്.


അത് സമയത്തിനനുസരിച്ച് മാറുന്നു.


When the processor attempts to fetch a word from main memory, the word is supplied from the cache if it is resident there.

പ്രോസസ്സർ പ്രധാന മെമ്മറിയിൽ നിന്ന് ഒരു വാക്ക് എടുക്കാൻ ശ്രമിക്കുമ്പോൾ, അത് അവിടെയുണ്ടെങ്കിൽ കാഷെയിൽ നിന്നാണ് വാക്ക് നൽകുന്നത്.


If not the word is supplied from main memory, but the cache is also loaded with a block of words including the one requested.

അല്ലെങ്കിൽ, വാക്ക് പ്രധാന മെമ്മറിയിൽ നിന്ന് നൽകും, എന്നാൽ അഭ്യർത്ഥിച്ച ഒന്ന് ഉൾപ്പെടെ വാക്കുകളുടെ ഒരു ബ്ലോക്കും കാഷെയിൽ ലോഡ് ചെയ്യും.


Thus, subsequent accesses to the same word can be handled at the cache speed.

അങ്ങനെ, അതേ വാക്കിലേക്കുള്ള തുടർച്ചയായ ആക്സസ് കാഷെ വേഗതയിൽ കൈകാര്യം ചെയ്യാൻ കഴിയും.


Let h, the cache hit ratio, be the fraction of the references to main memory that can be found in the cache.

കാഷെ ഹിറ്റ് അനുപാതമായ h, കാഷെയിൽ കണ്ടെത്താൻ കഴിയുന്ന പ്രധാന മെമ്മറിയിലേക്കുള്ള റഫറൻസുകളുടെ ഭാഗമായിരിക്കട്ടെ.


The speed up due to cache is c m c T T S / 

കാഷെ കാരണം വേഗത c m c T T S /  ആണ്.


Let express the speed up in term of hit ratio

ഹിറ്റ് അനുപാതത്തിന്റെ അടിസ്ഥാനത്തിൽ വേഗത പ്രകടിപ്പിക്കുക.


Thus, if h = 1/2 we can not achieve a speed up of more than 2.

അതുകൊണ്ട്, h = 1/2 ആണെങ്കിൽ, 2-ൽ കൂടുതൽ വേഗത കൈവരിക്കാൻ കഴിയില്ല.


ചിത്രം പരമാവധി S c vs h കാണിക്കുന്നു.


We want to compare two size of cache memory, 512 K bytes and 1 M bytes.

512 K ബൈറ്റും 1 M ബൈറ്റുമുള്ള രണ്ട് കാഷെ മെമ്മറിയുടെ വലുപ്പം താരതമ്യം ചെയ്യാൻ ഞങ്ങൾ ആഗ്രഹിക്കുന്നു.


Let the average hit ratio of 512 K bytes cache be 0.93 and the average hit ratio of 1 M bytes cache be 0.97.

512 K ബൈറ്റ് കാഷെയുടെ ശരാശരി ഹിറ്റ് അനുപാതം 0.93 എന്നും 1 M ബൈറ്റ് കാഷെയുടെ ശരാശരി ഹിറ്റ് അനുപാതം 0.97 എന്നും കരുതുക.


T c / T m = 0.12 എന്ന് കരുതുക.


Thus, adding 512 K bytes to the cache achieved a system speed up improvement of 24.0

അങ്ങനെ, കാഷെയിലേക്ക് 512 K ബൈറ്റുകൾ ചേർക്കുന്നത് 24.0 എന്ന സിസ്റ്റം വേഗത വർദ്ധിപ്പിച്ചു.


This 24 percent improvement could be a good return on relatively small investment.

ഈ 24 ശതമാനം മെച്ചപ്പെടുത്തൽ താരതമ്യേന ചെറിയ നിക്ഷേപത്തിൽ നല്ല വരുമാനം നൽകും.


We want to assess how much a cache contribute to the performance of a system.

ഒരു കാഷെ ഒരു സിസ്റ്റത്തിന്റെ പ്രകടനത്തിന് എത്രത്തോളം സംഭാവന നൽകുന്നു എന്ന് വിലയിരുത്താൻ ഞങ്ങൾ ആഗ്രഹിക്കുന്നു.


Assume a cache miss penalty is 50 clock cycles, all instructions take 2 clock cycles (not take into account the caches miss), the miss rate is 2%.

കാഷെ മിസ് പെനാൽറ്റി 50 ക്ലോക്ക് സൈക്കിളുകളാണെന്നും, എല്ലാ നിർദ്ദേശങ്ങളും 2 ക്ലോക്ക് സൈക്കിളുകൾ എടുക്കുമെന്നും (കാഷെ മിസ് കണക്കിലെടുക്കുന്നില്ല), മിസ് നിരക്ക് 2% ആണെന്നും കരുതുക.


There is an average of 1.33 memory references per instruction.

ഓരോ നിർദ്ദേശത്തിനും ശരാശരി 1.33 മെമ്മറി റഫറൻസുകൾ ഉണ്ട്.


What is the impact on performance when taking cache behaviour into consideration?

കാഷെ സ്വഭാവം പരിഗണിക്കുമ്പോൾ പ്രകടനത്തിൽ എന്ത് സ്വാധീനമാണ് ഉണ്ടാകുന്നത്?


Multiple stacks improve the speed of execution.

ഒന്നിലധികം സ്റ്റാക്കുകൾ എക്സിക്യൂഷൻ്റെ വേഗത വർദ്ധിപ്പിക്കുന്നു.


To improve the speed of execution, 2 top elements on the stack can be cached into registers.

എക്സിക്യൂഷൻ്റെ വേഗത മെച്ചപ്പെടുത്തുന്നതിന്, സ്റ്റാക്കിലെ 2 ടോപ് എലമെൻ്റുകൾ രജിസ്റ്ററുകളിൽ കാഷെ ചെയ്യാവുന്നതാണ്.


This will reduce the amount of data movement in the stack.

ഇത് സ്റ്റാക്കിലെ ഡാറ്റാ നീക്കം കുറയ്ക്കും.


If the top 2 elements are cached (stored) in the register A and B.

രജിസ്റ്റർ എ-യിലും, ബി-യിലും ആദ്യത്തെ 2 മൂലകങ്ങൾ കാഷെ ചെയ്താൽ.


The data movement will be reduced to one.

ഡാറ്റ നീക്കം ഒരു തവണയായി കുറയും.


By caching some elements to registers, the registers are considered a part of the stack.

ചില ഘടകങ്ങൾ രജിസ്റ്ററുകളിൽ കാഷെ ചെയ്യുന്നതിലൂടെ, രജിസ്റ്ററുകൾ സ്റ്റാക്കിൻ്റെ ഭാഗമായി കണക്കാക്കപ്പെടുന്നു.


Push x performs push B B = A A = x and Pop x performs x = A A = B pop B

പുഷ് എക്സ്, പുഷ് ബി ബി = എ എ = എക്സ് നിർവ്വഹിക്കുന്നു, പോപ് എക്സ്, എക്സ് = എ എ = ബി പോപ് ബി നിർവ്വഹിക്കുന്നു.


As data movement between registers is faster than accessing the stack, the use of caching will improve the speed of execution for binary operations.

രജിസ്റ്ററുകൾ തമ്മിലുള്ള ഡാറ്റാ നീക്കം സ്റ്റാക്ക് ആക്സസ് ചെയ്യുന്നതിനേക്കാൾ വേഗതയുള്ളതിനാൽ, കാഷിംഗ് ഉപയോഗിക്കുന്നത് ബൈനറി ഓപ്പറേഷനുകളുടെ എക്സിക്യൂഷൻ വേഗത വർദ്ധിപ്പിക്കും.


To illustrate a concrete example of a stack machine, the R1 virtual machine will be discussed.

ഒരു സ്റ്റാക്ക് മെഷീൻ്റെ വ്യക്തമായ ഉദാഹരണം വിവരിക്കുന്നതിന്, R1 വെർച്വൽ മെഷീനെക്കുറിച്ച് ചർച്ച ചെയ്യാം.


The R1 is a stack-based instruction set which is an architectural neutral byte code aims to be portable and reasonably efficient across many platforms.

R1 എന്നത് സ്റ്റാക്ക് അടിസ്ഥാനമാക്കിയുള്ള ഒരു ഇൻസ്ട്രക്ഷൻ സെറ്റാണ്, ഇത് ആർക്കിടെക്ചറൽ ന്യൂട്രൽ ബൈറ്റ് കോഡാണ്, കൂടാതെ വിവിധ പ്ലാറ്റ്‌ഫോമുകളിൽ പോർട്ടബിളും കാര്യക്ഷമവുമാണ്.


The R1 is intended to be a virtual machine for the purpose of controlling real-time devices.

തത്സമയ ഉപകരണങ്ങൾ നിയന്ത്രിക്കുന്നതിന് വേണ്ടിയുള്ള ഒരു വെർച്വൽ മെഷീനായി R1 രൂപകൽപ്പന ചെയ്തിരിക്കുന്നു.


It provides the support for concurrency control and protection of shared resources including real-time facilities such as clock and time-out.

ക്ലോക്ക്, ടൈം-ഔട്ട് തുടങ്ങിയ തത്സമയ സൗകര്യങ്ങൾ ഉൾപ്പെടെയുള്ള പങ്കിട്ട വിഭവങ്ങളുടെ സംരക്ഷണത്തിനും, കൺകറൻസി നിയന്ത്രണത്തിനുമുള്ള പിന്തുണ ഇത് നൽകുന്നു.


The interpreter for R1 is an abstract machine which execute the byte code, providing the multi-task environment for the target machine.

R1-ൻ്റെ ഇന്റർപ്രെറ്റർ ബൈറ്റ് കോഡ് എക്സിക്യൂട്ട് ചെയ്യുന്ന ഒരു അമൂർത്ത യന്ത്രമാണ്, ഇത് ടാർഗെറ്റ് മെഷീന് മൾട്ടി-ടാസ്‌ക് എൻവയോൺമെന്റ് നൽകുന്നു.


The reason for choosing stack-based ISA is the compactness of code size and the ease of implementation.

സ്റ്റാക്ക് അടിസ്ഥാനമാക്കിയുള്ള ISA തിരഞ്ഞെടുക്കാനുള്ള കാരണം കോഡ് വലുപ്പത്തിൻ്റെ ഒതുക്കവും, നടപ്പിലാക്കാനുള്ള എളുപ്പവുമാണ്.


It is well known that many virtual machines are stack-based.

പല വെർച്വൽ മെഷീനുകളും സ്റ്റാക്ക് അടിസ്ഥാനമാക്കിയുള്ളതാണെന്ന് അറിയപ്പെടുന്നു.


The instructions can be categorised into 6 groups.

നിർദ്ദേശങ്ങളെ 6 ഗ്രൂപ്പുകളായി തിരിക്കാം.


Load/store local instructions access to local variables.

ലോഡ്/സ്റ്റോർ ലോക്കൽ നിർദ്ദേശങ്ങൾ പ്രാദേശിക വേരിയബിളുകൾ ആക്സസ് ചെയ്യുന്നു.


Control flow instructions include jump, conditional jump, call and return.

നിയന്ത്രണ ഒഴുക്ക് നിർദ്ദേശങ്ങളിൽ ജമ്പ്, കണ്ടീഷണൽ ജമ്പ്, കോൾ, റിട്ടേൺ എന്നിവ ഉൾപ്പെടുന്നു.


All arithmetic and logical instructions are zero-operand.

എല്ലാ ഗണിത, ലോജിക്കൽ നിർദ്ദേശങ്ങളും പൂജ്യം-ഓപ്പറാൻ്റുകളാണ്.


The execution model of R1 has one stack.

R1-ൻ്റെ എക്സിക്യൂഷൻ മോഡലിന് ഒരു സ്റ്റാക്ക് ഉണ്ട്.


The processor and memory are connected to input/output devices via I/O modules.

പ്രോസസ്സറും മെമ്മറിയും ഇൻപുട്ട്/ഔട്ട്പുട്ട് ഉപകരണങ്ങളുമായി I/O മൊഡ്യൂളുകൾ വഴി ബന്ധിപ്പിച്ചിരിക്കുന്നു.


Each device has an identifier and it is used to communicate with the I/O controller.

ഓരോ ഉപകരണത്തിനും ഒരു ഐഡന്റിഫയർ ഉണ്ട്, കൂടാതെ ഇത് I/O കൺട്രോളറുമായി ആശയവിനിമയം നടത്താൻ ഉപയോഗിക്കുന്നു.


The CPU interrogates the I/O module to check the status of the device.

ഉപകരണത്തിന്റെ നില പരിശോധിക്കാൻ CPU, I/O മൊഡ്യൂളിനെ ചോദ്യം ചെയ്യുന്നു.


If the device is operational and ready to transmit, the CPU requests the transfer of data.

ഉപകരണം പ്രവർത്തിക്കുകയും കൈമാറ്റം ചെയ്യാൻ തയ്യാറാവുകയും ചെയ്താൽ, CPU ഡാറ്റ കൈമാറ്റം ചെയ്യാൻ അഭ്യർത്ഥിക്കുന്നു.


There are three techniques for I/O operations: programmed I/O, interrupt-driven I/O and direct memory access (DMA).

I/O പ്രവർത്തനങ്ങൾക്കായി മൂന്ന് സാങ്കേതിക വിദ്യകളുണ്ട്: പ്രോഗ്രാം ചെയ്ത I/O, തടസ്സമില്ലാത്ത I/O, നേരിട്ടുള്ള മെമ്മറി ആക്സസ് (DMA).


With programmed I/O, the CPU directly controls I/O operations, it must wait until the I/O operations are completed.

പ്രോഗ്രാം ചെയ്ത I/O ഉപയോഗിച്ച്, CPU നേരിട്ട് I/O പ്രവർത്തനങ്ങൾ നിയന്ത്രിക്കുന്നു, I/O പ്രവർത്തനങ്ങൾ പൂർത്തിയാകുന്നതുവരെ ഇത് കാത്തിരിക്കണം.


With interrupt driven I/O, the CPU issues an I/O command and continues to execute other task.

തടസ്സമില്ലാത്ത I/O ഉപയോഗിച്ച്, CPU ഒരു I/O കമാൻഡ് നൽകുന്നു, തുടർന്ന് മറ്റ് ടാസ്‌ക്കുകൾ എക്സിക്യൂട്ട് ചെയ്യുന്നത് തുടരുന്നു.


The DMA module takes over the control of the system bus from the CPU in order to transfer data to and from memory.

മെമ്മറിയിലേക്ക് ഡാറ്റ കൈമാറ്റം ചെയ്യുന്നതിനായി DMA മൊഡ്യൂൾ, CPU-യിൽ നിന്ന് സിസ്റ്റം ബസ് നിയന്ത്രണം ഏറ്റെടുക്കുന്നു.


The CPU delegates the I/O operation to the DMA module.

CPU, I/O പ്രവർത്തനം DMA മൊഡ്യൂളിന് കൈമാറുന്നു.


The evolution of computer architecture has progressed from simple sequential machines to modern out-of-order execution machines.

കമ്പ്യൂട്ടർ ആർക്കിടെക്ചറിന്റെ പരിണാമം ലളിതമായ സീക്വൻഷ്യൽ മെഷീനുകളിൽ നിന്ന് ആധുനിക ഔട്ട്-ഓഫ്-ഓർഡർ എക്സിക്യൂഷൻ മെഷീനുകളിലേക്ക് എത്തിച്ചേർന്നു.


A simple machine performs instruction execution that composed of instruction fetch, decode, execute and writeback in sequence.

ഒരു ലളിതമായ മെഷീൻ നിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നത്, നിർദ്ദേശങ്ങൾ എടുക്കുക, ഡീകോഡ് ചെയ്യുക, എക്സിക്യൂട്ട് ചെയ്യുക, തുടർന്ന് എഴുതുക എന്നിവയുടെ ക്രമത്തിലാണ്.


A pipelined machine achieves a higher performance by using the overlapping of execution.

ഒരു പൈപ്പ്‌ലൈൻ മെഷീൻ എക്സിക്യൂഷൻ ഓവർലാപ്പ് ഉപയോഗിച്ച് ഉയർന്ന പ്രകടനം കൈവരിക്കുന്നു.


The invention of cache memory reduces the fetch time greatly.

കാഷെ മെമ്മറിയുടെ കണ്ടുപിടുത്തം ഫെച്ച് സമയം വളരെയധികം കുറയ്ക്കുന്നു.


To increase performance further we need to issue more than one instruction per clock.

കൂടുതൽ പ്രകടനം വർദ്ധിപ്പിക്കുന്നതിന്, ഒരു ക്ലോക്കിന് ഒന്നിലധികം നിർദ്ദേശങ്ങൾ നൽകേണ്ടതുണ്ട്.


The evolution from a non-overlap execution (sequential) machine to an overlapped execution (pipeline) machine was the first step.

നോൺ-ഓവർലാപ്പ് എക്സിക്യൂഷൻ (സീക്വൻഷ്യൽ) മെഷീനിൽ നിന്ന് ഓവർലാപ്പ് എക്സിക്യൂഷൻ (പൈപ്പ്‌ലൈൻ) മെഷീനിലേക്കുള്ള പരിണാമം ആദ്യത്തെ ഘട്ടമായിരുന്നു.


The current trend is that the on-chip wires are becoming much slower than logic gates.

നിലവിലെ പ്രവണത അനുസരിച്ച്, ഓൺ-ചിപ്പ് വയറുകൾ ലോജിക് ഗേറ്റുകളേക്കാൾ വളരെ മന്ദഗതിയിലായിക്കൊണ്ടിരിക്കുകയാണ്.


The multimedia workload is different from the traditional workload of the past.

മൾട്ടിമീഡിയ വർക്ക്‌ലോഡ്, കഴിഞ്ഞകാലത്തെ പരമ്പരാഗത വർക്ക്‌ലോഡിൽ നിന്ന് വ്യത്യസ്തമാണ്.


It requires real-time response, the data streams are continuous.

ഇതിന് തത്സമയ പ്രതികരണം ആവശ്യമാണ്, ഡാറ്റാ സ്ട്രീമുകൾ തുടർച്ചയായുള്ളവയാണ്.


The trace cache is an instruction cache.

ട്രേസ് കാഷെ ഒരു ഇൻസ്ട്രക്ഷൻ കാഷെയാണ്.


The multi-hybrid branch predictor uses multiple separate branch predictors.

മൾട്ടി-ഹൈബ്രിഡ് ബ്രാഞ്ച് പ്രെഡിക്റ്റർ ഒന്നിലധികം പ്രത്യേക ബ്രാഞ്ച് പ്രെഡിക്റ്ററുകൾ ഉപയോഗിക്കുന്നു.


The DRAM became very successful, because of its low bit cost and high density.

കുറഞ്ഞ ബിറ്റ് വിലയും ഉയർന്ന സാന്ദ്രതയും കാരണം DRAM വളരെ വിജയകരമായിരുന്നു.


An access time is the time between the request (the address is presented) and the time when the data is ready.

ആവശ്യപ്പെടുന്ന സമയവും (വിലാസം നൽകുമ്പോൾ) ഡാറ്റ തയ്യാറാകുന്ന സമയവും തമ്മിലുള്ള സമയമാണ് ആക്സസ് സമയം.


The memory cell consisted of storage capacitor and selection transistor.

മെമ്മറി സെല്ലിൽ സംഭരണ കപ്പാസിറ്ററും സെലക്ഷൻ ട്രാൻസിസ്റ്ററും അടങ്ങിയിരിക്കുന്നു.


For read operation, the RAS (row address strobe) latches the row address and decoding.

വായിക്കുന്ന പ്രവർത്തനത്തിനായി, RAS (row address strobe) വരിയുടെ വിലാസവും ഡീകോഡിംഗും ലോക്ക് ചെയ്യുന്നു.


The row and column address inputs are usually multiplexed to minimize the number of pins in the DRAM package.

DRAM പാക്കേജിലെ പിന്നുകളുടെ എണ്ണം കുറയ്ക്കുന്നതിന് സാധാരണയായി വരി, കോളം വിലാസ ഇൻപുട്ടുകൾ മൾട്ടിപ്ലക്സ് ചെയ്യാറുണ്ട്.


Since the read operation is destructive, the data must be written back to the memory cells in parallel with the column access.

വായന ഓപ്പറേഷൻ നശിപ്പിക്കുന്ന ഒന്നായതുകൊണ്ട്, ഡാറ്റ നിരയുടെ ആക്സസിനൊപ്പം സമാന്തരമായി മെമ്മറി സെല്ലുകളിലേക്ക് തിരികെ എഴുതണം.


The write operation is similar, only difference is the I/O bit is forced into a new logic state.

എഴുതുന്ന ഓപ്പറേഷനും സമാനമാണ്, വ്യത്യാസം I/O ബിറ്റ് ഒരു പുതിയ ലോജിക് അവസ്ഥയിലേക്ക് നിർബന്ധപൂർവ്വം മാറ്റുന്നു എന്നതാണ്.


The limitation in performance of DRAM involves two aspects: the latency and cycle time in the row access and the data rate in the column access.

DRAM-ൻ്റെ പ്രകടനത്തിലെ പരിമിതി രണ്ട് കാര്യങ്ങളെ ആശ്രയിച്ചിരിക്കുന്നു: വരി ആക്സസ്സിലെ ലേറ്റൻസിയും സൈക്കിൾ സമയവും, നിര ആക്സസ്സിലെ ഡാറ്റാ നിരക്കും.


The research and development in late 1980s results in chips access time in the low 20 ns range and a column access time in the low 10 ns range, using CMOS technology.

1980-കളുടെ അവസാനത്തിലെ ഗവേഷണ-വികസനങ്ങളുടെ ഫലമായി CMOS സാങ്കേതികവിദ്യ ഉപയോഗിച്ച്, ചിപ്പുകളുടെ ആക്സസ് സമയം 20 ns-ൽ താഴെയും, നിര ആക്സസ് സമയം 10 ns-ൽ താഴെയും എത്തി.


For faster data rate, EDO (extended data out) DRAMs improve the data rate for column access by adding an extra pipeline stage in the output buffer.

വേഗത്തിലുള്ള ഡാറ്റാ നിരക്കിനായി, EDO (extended data out) DRAM- കൾ ഔട്ട്‌പുട്ട് ബഫറിൽ ഒരു അധിക പൈപ്പ്‌ലൈൻ ഘട്ടം ചേർത്ത് നിര ആക്സസിനായുള്ള ഡാറ്റാ നിരക്ക് മെച്ചപ്പെടുത്തുന്നു.


The data rate was improved using pipelining the data path or prefetching data bits over wider data lines.

ഡാറ്റാ പാത്ത് പൈപ്പ്‌ലൈൻ ചെയ്‌തോ അല്ലെങ്കിൽ വിശാലമായ ഡാറ്റാ ലൈനുകളിലൂടെ ഡാറ്റാ ബിറ്റുകൾ പ്രീ-ഫെച്ച് ചെയ്‌തോ ഡാറ്റാ നിരക്ക് മെച്ചപ്പെടുത്തി.


The peak data rate for a 16-Mbit SDRAM with  16 I/O operating at 66 MHz is 1.1 Gbps (133 Mbytes/second) per chip.

66 MHz-ൽ പ്രവർത്തിക്കുന്ന  16 I/O ഉള്ള 16-Mbit SDRAM-ൻ്റെ പരമാവധി ഡാറ്റാ നിരക്ക് ഒരു ചിപ്പിന് 1.1 Gbps (133 Mbytes/second) ആണ്.


JEDEC has standardized both EDO DRAM and SDRAM.

JEDEC EDO DRAM-നെയും SDRAM-നെയും സാധാരണ നിലയിൽ എത്തിച്ചിട്ടുണ്ട്.


For faster random access, the performance near SRAM level is achieved by integrating a small amount of SRAM as cache or using multiple banks of DRAM.

വേഗത്തിലുള്ള റാൻഡം ആക്സസിനായി, SRAM-ൻ്റെ പ്രകടനം, കുറഞ്ഞ അളവിൽ SRAM കാഷെയായി സംയോജിപ്പിച്ച് അല്ലെങ്കിൽ ഒന്നിലധികം DRAM ബാങ്കുകൾ ഉപയോഗിച്ച് നേടാനാകും.


Rambus DRAM uses a packet-type memory interface to realise a peak data transfer rate of 500 Mbps per data I/O pin.

Rambus DRAM ഒരു പാക്കറ്റ്-ടൈപ്പ് മെമ്മറി ഇന്റർഫേസ് ഉപയോഗിച്ച് ഒരു ഡാറ്റാ I/O പിന്നിൽ 500 Mbps-ൻ്റെ പരമാവധി ഡാറ്റാ ട്രാൻസ്ഫർ നിരക്ക് നൽകുന്നു.


Video RAM (VRAM) realised concurrent dual port access by multiplexing the data in the DRAM array.

വീഡിയോ റാം (VRAM) DRAM അറേയിലെ ഡാറ്റ മൾട്ടിപ്ലക്സ് ചെയ്തുകൊണ്ട് ഒരേസമയം രണ്ട് പോർട്ട് ആക്സസ് സാധ്യമാക്കുന്നു.


The performance of a computer system can be associated with memory system bandwidth and memory system capacity.

ഒരു കമ്പ്യൂട്ടർ സിസ്റ്റത്തിൻ്റെ പ്രകടനം മെമ്മറി സിസ്റ്റം ബാൻഡ്‌വിഡ്ത്തും മെമ്മറി സിസ്റ്റം ശേഷിയുമായി ബന്ധപ്പെട്ടിരിക്കുന്നു.


The driving forces of DRAM changes are low-end and graphics applications, where the data rate requirement per DRAM density is higher.

DRAM-ൻ്റെ മാറ്റങ്ങൾക്കുള്ള പ്രധാന കാരണങ്ങൾ കുറഞ്ഞ നിലവാരത്തിലുള്ളതും, ഉയർന്ന ഡാറ്റാ നിരക്ക് ആവശ്യമുള്ളതുമായ ഗ്രാഫിക്സ് ആപ്ലിക്കേഷനുകളാണ്.


The transition to high-speed DRAM occurred not in the high end of the market but in the low end.

ഹൈ-സ്പീഡ് DRAM-ലേക്കുള്ള മാറ്റം ഉയർന്ന നിലവാരത്തിലുള്ള വിപണിയിലല്ല, കുറഞ്ഞ നിലവാരത്തിലുള്ള വിപണിയിലാണ് സംഭവിച്ചത്.


SDRAM-DDR (SDRAM double data rate), which uses a synchronous RAS and CAS similar to SDRAM.

SDRAM-DDR (SDRAM double data rate), SDRAM-ന് സമാനമായ ഒരു സമന്വയ RAS ഉം CAS ഉം ഉപയോഗിക്കുന്നു.


The chip multiprocessor offers superior performance.

ചിപ്പ് മൾട്ടിപ്രൊസസ്സർ മികച്ച പ്രകടനം വാഗ്ദാനം ചെയ്യുന്നു.


Programmers must find thread-level-parallelism to maximize CMP performance.

CMP-യുടെ പ്രകടനം പരമാവധി വർദ്ധിപ്പിക്കുന്നതിന് പ്രോഗ്രാമർമാർ ത്രെഡ്-ലെവൽ സമാന്തരത കണ്ടെത്തണം.


A CMP processor offers superior performance using relatively simple hardware.

CMP പ്രോസസ്സർ താരതമ്യേന ലളിതമായ ഹാർഡ്‌വെയർ ഉപയോഗിച്ച് മികച്ച പ്രകടനം വാഗ്ദാനം ചെയ്യുന്നു.


The intelligent RAM merges a high-performance processor and DRAM main memory on a single chip.

ഒരു ഉയർന്ന പ്രകടന പ്രോസസ്സറും DRAM മെയിൻ മെമ്മറിയും ഒരു സിംഗിൾ ചിപ്പിൽ സംയോജിപ്പിച്ച് ഇന്റലിജന്റ് RAM പ്രവർത്തിക്കുന്നു.


Vector units have many applications including scientific calculation, multimedia, and databases.

ശാസ്ത്രീയ ഗണനം, മൾട്ടിമീഡിയ, ഡാറ്റാബേസുകൾ എന്നിവയുൾപ്പെടെ നിരവധി ആപ്ലിക്കേഷനുകൾ വെക്റ്റർ യൂണിറ്റുകൾക്കുണ്ട്.


Merging a microprocessor and DRAM on a chip has several advantages.

ഒരു ചിപ്പിൽ ഒരു മൈക്രോപ്രൊസസ്സറും DRAM-ഉം ലയിപ്പിക്കുന്നതിന് നിരവധി നേട്ടങ്ങളുണ്ട്.


RAW ഒരു ഉയർന്ന സമാന്തര വാസ്തുവിദ്യയാണ്.


The compiler can schedule single word data transfer and exploit ILP.

കമ്പൈലറിന് സിംഗിൾ വേഡ് ഡാറ്റാ ട്രാൻസ്ഫർ ഷെഡ്യൂൾ ചെയ്യാനും ILP പ്രയോജനപ്പെടുത്താനും കഴിയും.


The compilation process maps programs to RAW hardware.

കമ്പൈലേഷൻ പ്രക്രിയ പ്രോഗ്രാമുകളെ RAW ഹാർഡ്‌വെയറിലേക്ക് മാപ്പ് ചെയ്യുന്നു.


The prototype achieves speedup over the commercial processor.

ഈ പ്രോട്ടോടൈപ്പ് വാണിജ്യ പ്രോസസ്സറിനേക്കാൾ വേഗത കൈവരിക്കുന്നു.


Future processors will have large on-chip memory.

ഭാവിയിലെ പ്രോസസ്സറുകളിൽ വലിയ ഓൺ-ചിപ്പ് മെമ്മറി ഉണ്ടാകും.


The limiting factor will likely be the imagination of the architect.

പരിമിതി ഘടകം ആർക്കിടെക്റ്റിന്റെ ഭാവനയായിരിക്കും.


Students learn how to acquire additional knowledge from the current academic literature.

വിദ്യാർത്ഥികൾ നിലവിലെ അക്കാദമിക് സാഹിത്യത്തിൽ നിന്ന് അധിക അറിവ് നേടുന്നത് എങ്ങനെയെന്ന് പഠിക്കുന്നു.


The objective is to design or modify a machine and run one or two benchmark programs.

ഒരു മെഷീൻ രൂപകൽപ്പന ചെയ്യുകയോ പരിഷ്കരിക്കുകയോ ചെയ്യുക, ഒന്നോ രണ്ടോ ബെഞ്ച്മാർക്ക് പ്രോഗ്രാമുകൾ പ്രവർത്തിപ്പിക്കുക എന്നിവയാണ് ലക്ഷ്യം.


You must modify or write a simulator and run some benchmark programs.

നിങ്ങൾ ഒരു സിമുലേറ്റർ പരിഷ്കരിക്കുകയോ എഴുതുകയോ ചെയ്യണം, കൂടാതെ ചില ബെഞ്ച്മാർക്ക് പ്രോഗ്രാമുകൾ പ്രവർത്തിപ്പിക്കുകയും വേണം.


Invent a way to issue two instructions at the same time when possible.

സാധ്യമെങ്കിൽ ഒരേ സമയം രണ്ട് നിർദ്ദേശങ്ങൾ നൽകാനുള്ള ഒരു വഴി കണ്ടെത്തുക.


LIW ശേഷി ലഭിക്കുന്നതിന് S1 വീണ്ടും രൂപകൽപ്പന ചെയ്യുക.


Simulate Scoreboard running this program.

ഈ പ്രോഗ്രാം പ്രവർത്തിപ്പിക്കുന്ന സ്കോർബോർഡ് സിമുലേറ്റ് ചെയ്യുക.


Add branch prediction capability to S1 pipe.

S1 പൈപ്പിലേക്ക് ബ്രാഞ്ച് പ്രവചന ശേഷി ചേർക്കുക.


Design a stack machine, its instruction set must be stack oriented.

ഒരു സ്റ്റാക്ക് മെഷീൻ രൂപകൽപ്പന ചെയ്യുക, അതിന്റെ ഇൻസ്ട്രക്ഷൻ സെറ്റ് സ്റ്റാക്ക് ഓറിയന്റഡ് ആയിരിക്കണം.